CS43L22-CNZR【PDF 8/66 页】IC DAC W/HDPN & SPKR AMPS 40-QFN

收藏本站

您好，
买卖IC网欢迎您。
请登录
免费注册

买卖IC网

Sheet目录1991

4页 5页 6页 7页 [8页]9页 10页 11页 12页

DS792F2

CS43L22

Confidential Draft

3/4/10

SWITCHING SPECIFICATIONS - SERIAL PORT

Inputs: Logic 0 = DGND; Logic 1 = VL.

11. After powering up the CS43L22, RESET should be held low after the power supplies and clocks are

settled.

12. See “Example System Clock Frequencies” on page 61 for typical MCLK frequencies.

Parameters

Symbol

Min

Max

Units

RESET pin Low Pulse Width

(Note 11)

MCLK Frequency (Note 12)

(See “Serial Port Clock-

ing” on page 29)

MHz

MCLK Duty Cycle

Slave Mode

Sample Rate (LRCK)

(See “Serial Port Clock-

ing” on page 29)

kHz

LRCK Duty Cycle

SCLK Frequency

1/tP

-64Fs

SCLK Duty Cycle

LRCK Setup Time Before SCLK Rising Edge

ts(LK-SK)

SDIN Setup Time Before SCLK Rising Edge

ts(SD-SK)

SDIN Hold Time After SCLK Rising Edge

Master Mode

Sample Rate (LRCK)

(See “Serial Port Clock-

ing” on page 29)

LRCK Duty Cycle

SCLK Frequency

SCLK=MCLK mode

1/tP

12.0000

MHz

MCLK=12.0000 MHz

1/tP

-68Fs

all other modes

1/tP

-64Fs

SCLK Duty Cycle

SDIN Setup Time Before SCLK Rising Edge

ts(SD-SK)

SDIN Hold Time After SCLK Rising Edge

ts(SD-SK)

MSB

MSB-1

LRCK

SCLK

SDIN

ts(LK-SK)

Figure 3. Serial Audio Interface Timing

发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

*型号	*数量	厂商	批号	封装

添加更多采购

采购需求

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

我的联系方式